VSUMQF V4, V5, V6 // e76450002067
VSUMQG V19, V20, V21 // e75340003e67
VSUMB V7, V8, V9 // e79780000064
- VSUMH V22, V23, V24 // e78670001e64
+ VSUMH V22, V23, V24 // e78670001e64
+ VSTRC V18, V20, V22, V24 // e78240006f8a
+ VSTRCB V18, V20, V22, V24 // e78240006f8a
+ VSTRCH V18, V20, V22, V24 // e78241006f8a
+ VSTRCF V18, V20, V22, V24 // e78242006f8a
+ VSTRCBS V18, V20, V22, V24 // e78240106f8a
+ VSTRCHS V18, V20, V22, V24 // e78241106f8a
+ VSTRCFS V18, V20, V22, V24 // e78242106f8a
+ VSTRCZB V18, V20, V22, V24 // e78240206f8a
+ VSTRCZH V18, V20, V22, V24 // e78241206f8a
+ VSTRCZF V18, V20, V22, V24 // e78242206f8a
+ VSTRCZBS V18, V20, V22, V24 // e78240306f8a
+ VSTRCZHS V18, V20, V22, V24 // e78241306f8a
+ VSTRCZFS V18, V20, V22, V24 // e78242306f8a
RET
RET foo(SB)
opset(AVMALOB, r)
opset(AVMALOH, r)
opset(AVMALOF, r)
+ opset(AVSTRC, r)
opset(AVSTRCB, r)
opset(AVSTRCH, r)
opset(AVSTRCF, r)
zVRRc(op, uint32(p.To.Reg), uint32(v2), uint32(p.From.Reg), m6, m5, m4, asm)
case 120: // VRR-d
- op, m6, _ := vop(p.As)
- m5 := singleElementMask(p.As)
+ op, m6, m5 := vop(p.As)
v1 := uint32(p.To.Reg)
v2 := uint32(p.From.Reg)
v3 := uint32(p.Reg)